Змішення фазового шуму за рахунок підвищення фільтруючих властивостей повністю цифрової системи фазової автопідстройки частоти
DOI:
https://doi.org/10.34169/2414-0651.2015.3(7).13-17Ключові слова:
порівняльний аналіз зменшення фазового шуму, підвищення фільтруючих властивостей системи фазового автопідстроювання частоти, зв’язок часового джитера, спектральна щільність потужності фазового шуму, часова нестабільність періоду коливань, цифрова система фазового автопідстроювання частотиАнотація
Проведено порівняльний аналіз зменшення фазового шуму та підвищення фільтруючих властивостей системи фазового автопідстроювання частоти. Досліджено зв’язок часового джитера зі спектральною щільністю потужності фазового шуму, що необхідно для знаходження часової нестабільності періоду коливань повністю цифрової системи фазового автопідстроювання частоти.
Завантаження
Посилання
Системы фазовой автоподстройки частоты / В. В. Шахгильдян, А. А. Ляховкин; под ред. В. В. Шахгильдяна. – М.: Связь, 1972. – 220 с.
Kroupa V. Phase Lock Loops and Frequensy Synthesis. — Chichestes: John Wiley & Sons Ltd., 2003.
Комбинированная система фазовой автоподстройки частоты. В 3-х. Ч. 3. Показатели качества системы / Г. Ф. Зайцев, В. Л. Булгач, А. П. Полоневич, Н. В. Градобоева // Зв’язок. – 2012. – № 3. – С. 64–68.
Системы фазовой синхронизации с элементами дискретизации / Под ред. В. В. Шахгильдяна. – М. : Радио и связь, 1989.
Стеклов В. К. Анализ нелинейных систем фазовой автоподстройки / В. К. Стеклов, В. В. Мирошников // Радиотехника. – 2004. – № 138. – С. 105–110.
Lee B.-J. A 2.5-10Gb/s CMOS transceiver with alternating edge sampling phase detection for loop characteristic stabilization / Lee B-J et al // ISSCC Dig. Tech. Papers, 2003, No. 2, pp. 76–77.
Fast Frequency Acquisition Phase-Frequency Detectors for GSa/s Phase-Locked Loops / А. П. Бондарєв et al. // EEE J. Solid-State Circuits, 2002, Vol. 37, No. 10, pp. 1331–1334.
Nash G. Phase-Locked Loop Design / G. Nash // Fundamentals Document Number: AN535 Rev. 1.0. – 02/2006.
Mansuri M. A low-power lovv-jitter adaptive bandwidth PLL and clock buffer / Mansuri M. and Yang. C.-K. // ISSCC Dig. Tech. Papers, 2009, No 2, pp. 430–431.
A low-power multiplying DLL for lovv-jitter multigigahertz clock generation in highly integrated digital chips / Farjad-Rad R. et al. // IEEE J. of Solid StateCircuits, 2002, Vol. 37, No 12, pp. 1804–1812.
Downloads
Опубліковано
Як цитувати
Номер
Розділ
Ліцензія

Ця робота ліцензується відповідно до Creative Commons Attribution 4.0 International License.